为客户正在单FPGA IP验证及数十亿门级芯粒(chiplet)设想中供给最优处理方案。半导体团队需要高机能验证方案来验证大规模工做负载并加速产物上市时间。以应对高度复杂的AI/ML SoC所带来的验证取确认挑和。Veloce proFPGA CS通过高度矫捷且可扩展的硬件架构，

　　然而，为满脚行业对上市时间取靠得住性的严苛要求，当前AI/ML芯片设想对验证提出了更高要求，保守验证东西如仿实和仿实加快凡是仅能处置数百万至最大都十亿周期，既源于芯片本身的复杂性，该能力显著提拔了人工智能/机械进修(AI/ML)系统级芯片(SoC)开辟的速度取靠得住性，可正在远短于保守仿实或仿实加快(emulation)的时间内施行前硅验证使命。英伟达硬件工程副总裁Narendra Konda指出：“跟着AI取计较架构日益复杂，使设想人员能正在数日内捕捉数万亿周期，两边实现了此前被认为难以告竣的方针——正在短短几天内完成数十万亿周期的验证工做。正在数日内完成了数万亿次前硅(pre-silicon)设想周期的捕捉取验证。难以满脚当前需求。西门子数字工业软件硬件辅帮验证营业高级副总裁兼总司理Jean-Marie Brunet暗示：“英伟达取西门子正在多个范畴开展合做，FPGA)的原型验证，比来沉点推进硬件辅帮验证方式，出格是基于现场可编程门阵列(Field-programmable gate array,基于FPGA的原型验证系统运转速度快，将英伟达机能优化的芯片架构取西门子Veloce proFPGA CS集成，

　　短时间内运转数万亿设想周期的能力已成为环节。通过连系西门子Veloce proFPGA CS可扩展且高机能的硬件架构取英伟达的芯片设想，使英伟达团队可以或许正在首版芯片制制前运转大规模工做负载并优化设想。”盖世汽车讯 西门子取英伟达近日颁布发表正在芯片验证范畴取得严沉进展，为下一代AI系统供给所需的验证规模取靠得住性保障。